原创VERILOG HDL 实现CACHE的操作
原创VERILOG HDL 实现CACHE的操作,有需要请下载...
原创VERILOG HDL 实现CACHE的操作,有需要请下载...
8BIT MCU 的VERILOG代码实现,具有一定的参考价值...
aes算法的verilog hdl实现,供给大家作为参考 。...
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波,方波,三角波,斜波,以及四种波形的任意两种的叠加,以及四种波形的叠加;通过控制频率控制字C的大小,以控制输出波形频率,实现1Hz的微调;通过地址变换实现波形相位256级可调;通过DAC0832使波形幅值...
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:...