用verilog实现流水灯,适合cpld平台, 已经仿真成功的...
rs编解码的verilog实现源代码,从硬件实现rs的编解码...
Uart 串口的verilog实现已调试通过...
verilog实现卷积码的译码,viterbi算法...
不同方法FPGA/Verilog实现3分频,简单易懂,便于理解...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源