Verilog+VHDL

Verilog+VHDL技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数
500

Verilog+VHDL 热门资料

查看全部 500 份 →

verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过

2015-08-13 79 Verilog+VHDL

verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过

2013-12-27 122 Verilog+VHDL

verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送

2015-08-13 84 Verilog+VHDL