基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.…
Verilog+HDL 热门资料
汇集 Verilog+HDL 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: select
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction. The code…
·
verilog ADPLL file with testbench
to use verilog code and c to translate a RGB bmp image(512*512) to a gray level image
用verilog编程实现的基于FPGA的AD数据采集程序
verlog hdl无刷电机控制程序,已在modelsim仿真
FPGA内AM调制工程。内带调制波、载波生成。关键词:FPGA verilog AM DDS
能算出CRC32 Data width 32 bit 的HDL