Verilog+Code技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
dpll的verilog代码,完成数字锁相。用于时钟对准,位同步。
a verilog programmed divide unit
8051的Verilog实现,经过FPGA验证的!
FIFO的verilog描述
Booth multiplier written in verilog
Verilog实现的SMS4,已仿真和验证过
Verilog test file not vhd
Design FSM using Verilog HDL.
加载登录表单中...
加载注册表单中...
加载表单中...