虫虫虫开发者社区

上传资源

Verilog+Code

Verilog+Code技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数

500

Verilog+Code 热门资料

查看全部 500 份 →

tellaris Luminary Micro ARM 系列之 DK-LM3S828 多个学习范例全都是基于 Keil 工程版的范例, 并包含 LM3S Library Source Code ,而

tellaris Luminary Micro ARM 系列之 DK-LM3S828 多个学习范例全都是基于 Keil 工程版的范例, 并包含 LM3S Library Source Code ,而范例内容列举如下: 1.BitBand ...

2016-01-01 63 Verilog+Code

Visual C++实现的基因遗传算法库源代码以演示程序Free Source Code for Genetic algorithm 2008年05月21日 C++, Windows, Win32

Visual C++实现的基因遗传算法库源代码以演示程序Free Source Code for Genetic algorithm 2008年05月21日 C++, Windows, Win32, Visual Studio, MFC...

2016-09-22 27 Verilog+Code

稿件名称：基于Visual C# 2005的自定义登录验证框的实现源代码名称：source code 调试环境：Win XP；.Net

稿件名称：基于Visual C# 2005的自定义登录验证框的实现源代码名称：source code 调试环境：Win XP；.Net

2016-12-31 189 Verilog+Code

本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

2014-01-14 119 Verilog+Code

FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波

FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地...

2015-09-27 188 Verilog+Code

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器...

2015-03-28 35 Verilog+Code

这是PCM电话传输系统模型的verilog程序,是一个modlesim开发环境下的工程文件,并有波形仿真结果.

这是PCM电话传输系统模型的verilog程序,是一个modlesim开发环境下的工程文件,并有波形仿真结果.

2014-07-07 45 Verilog+Code

本书从实际的角度介绍了硬件描述语言Verilog-HDL。通过动手实践体验其语法结构、功能等内涵

本书从实际的角度介绍了硬件描述语言Verilog-HDL。通过动手实践体验其语法结构、功能等内涵

2014-08-04 77 Verilog+Code