虫虫虫开发者社区

上传资源

VHDL

VHDL，作为硬件描述语言的佼佼者，在数字电路设计与验证中扮演着至关重要的角色。它不仅支持从系统级到门级的多层次抽象描述，还具备强大的仿真和综合能力，广泛应用于FPGA、ASIC等复杂系统的开发。掌握VHDL对于提升工程师的设计效率及产品质量至关重要。本站提供4888个精选VHDL资源，涵盖教程、实...

资源总数

500

VHDL 热门资料

查看全部 500 份 →

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

　　本资料是关于基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件），需要的可以自己下载。

2013-11-12 79 VHDL

一本老师推荐的经典的VHDL覆盖基础的入门书籍

一本老师推荐的经典的VHDL覆盖基础的入门书籍，内容翔实充分

2013-08-29 22 VHDL

本压缩文件包含：使用VHDL来实现对LED的静态显示

本压缩文件包含：使用VHDL来实现对LED的静态显示，实现对LED的动态显示。

2013-08-31 72 VHDL

用VHDL语言设计基于FPGA器件的高采样率FIR滤波器

用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

2013-08-07 68 VHDL

常用数字逻辑功能都在CPLD器件上用VHDL语言实现

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

2013-08-11 117 VHDL

应用VHDL技术设计嵌入式全数字锁相环路的方法

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

2013-08-11 73 VHDL

一种以CPLD为核心、以VHDL为开发工具的时间控制器

本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时...

2013-08-16 69 VHDL

基于VHDL语言智力抢答器的设计本人的课程设计

基于VHDL语言智力抢答器的设计本人的课程设计

2013-08-27 70 VHDL