VHDL-Code

CPLD VHDL CODE非常好的参考资料

CPLD VHDL CODE非常好的参考资料

标签： CPLD CODE VHDL 参考资料

上传时间： 2013-08-14

上传用户：songkun
VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be

VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1∼ scinode9 reset and clk and global_cnt signals to synchronous the sub-modules to simplify the overall design. u proj2.wfc: VSS simulation result that is the same as the ModelSim simulation result. u Pro2_2.wfc: VSS simulation result of another test pattern can’t cause overflow situation.

标签： scinode1 scinode details 2DFFT

上传时间： 2014-12-02

上传用户：15071087253
NAND Flash Controller & ECC VHDL Code

NAND Flash Controller & ECC VHDL Code

标签： Controller Flash NAND Code

上传时间： 2014-01-18

上传用户：sz_hjbf
xinlinx s vhdl code model and user guider

xinlinx s vhdl code model and user guider

标签： xinlinx guider model vhdl

上传时间： 2015-10-19

上传用户：l254587896
filter-VHDL-Code.rar为滤波器的完整VHDL程序

filter-VHDL-Code.rar为滤波器的完整VHDL程序，可用于IIR与FIR滤波器的仿真与验证实现，包括代码综合。使用版本为ISE6.3.

标签： filter-VHDL-Code VHDL 滤波器

上传时间： 2015-11-28

上传用户：wmwai1314
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

标签： WiMax FPGA OFDM VHDL

上传时间： 2016-01-22

上传用户：zhuyibin
cic 4 stages vhdl code

cic 4 stages vhdl code

标签： stages code vhdl cic

上传时间： 2013-12-28

上传用户：363186
VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..

VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..

标签： with resulting waveform circuit

上传时间： 2014-01-05

上传用户：woshini123456
Very good info. for RS-232 transmitter VHDL code .

Very good info. for RS-232 transmitter VHDL code .

标签： transmitter Very VHDL good

上传时间： 2016-07-14

上传用户：极客
Very good info. for RS-232 receive VHDL code .

Very good info. for RS-232 receive VHDL code .

标签： receive Very VHDL good

上传时间： 2016-07-14

上传用户：米卡