moving average vhdl source code
VHDL-AMS 技术资料
VHDL-AMS是VHDL的一个分支,它支持模拟、数字、数模混合电路系统的建模与仿真。
Usart model in vhdl code
mcu8051 CPU FPGA VHDL software
vhdl语言详解,入门必看。建议初学者仔细阅读
Workshop vhdl code from Esperan
cpu8bit sourse code in vhdl
VHDL语言教程,基础入门级的一个非常实用的教程!
Dct 2d in vhdl + description
IDCT - xlinix design in vhdl
VHDL语言描述,时钟分频,给定CPLD试验板系统时钟设置50M,但由于本作品的需要,我们将系统时钟经过20分频得到DS18B20所需的工作时钟,大约为1.25M。