另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别.
另外一个用VHDL源码编写的FIFO模块程序,可以比较一下和FIFO有什么区别....
VHDL模块技术资料
📦 资源总数：14723
💻 源代码：28387
🔥 VHDL模块热门资料
查看全部14723个资源 »采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存...
SD卡读卡器模块的VHDL及软件驱动代码
SD卡读卡器模块的VHDL及软件驱动代码，可作为外设挂接在Avalon总线上。支持以SD模式、4线模式读取。在24MHz时钟驱动下读取速率可达8MByte/s...
VGA模块的VHDL代码和软件驱动
VGA模块的VHDL代码和软件驱动，可作为外设挂接在Avalon总线上。用一块SRAM作为显存，双缓存切换模式。...
部分电路模块的VHDL代码
部分电路模块的VHDL代码，包括组合逻辑与时序逻辑电路...
💻 VHDL模块源代码
查看更多 »📂 VHDL模块资料分类