vhdl实现watchdog
vhdl实现watchdog,在逻辑中可以加入本模块,实现看门狗。...
vhdl实现watchdog,在逻辑中可以加入本模块,实现看门狗。...
VHDL电子抢答器的实现。有多个文件,主控件是用图行实现。其余各功能模块用VHDL实现...
四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型...
1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔,可控性高。 5.模块化设计,其中的许多函数可以成为vhdl语言的通用经典例子(包含...
用VHDL实现的DDS,可输出正弦、余弦波形。将所有文件放在一个工程文件里,再分别生存模块,按原理图连接及可...