VHD
共 105 篇文章
VHD 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 105 篇文章，持续更新中。
从VHD安装并启动Win8的详细过程
在Windows 7环境下通过VHD实现Windows 8双系统部署，提供完整安装流程与启动配置方案，适用于系统迁移与测试场景。
FIFO.VHD
fifo,VHDL源码，模块化设计，适用于很多场合。
OFDM
The main modulation part is ofdm.vhd, and you can chose if it will work as TX or RX, the bit size. But, don't change Point and Stage, it has a bug.
24进制计数器VHDL程序
24进制计数器VHDL程序
--文件名：counter24.vhd。
--功能：24进制计数器。
电子时钟VHDL顶层程序
顶层设计VHDL程序
--文件名：clock.vhd。
--功能：时钟的顶层设计。
自动售货机VHDL程序
文件名：pl_auto1.vhd。
--功能：货物信息存储，进程控制，硬币处理，余额计算，显示等功能。
--说明：显示的钱数coin的 以5角为单位。
电梯控制器程序设计
-文件名：dianti.vhd。
--功能：6层楼的电梯控制系统。
MP3解码的VHDL实现
·MP3解码的VHDL实现文件列表: mp3_decoder ...........\Filterbank ...........\..........\all_types.vhd ...........\..........\filterbank.vhd ...........\..........\filterbank_pa
基于VHD UARTIP设计与实现
UART（Universal Asynchronous Receiver/Transmitter），通用异步接收/发送装置，具有可编程性和高度兼容性，在数字通信及控制系统等各种嵌入式领域中得到了广泛的应用。介绍了一种利用VHDL语言设计的UART核心功能的方法，具体阐述了发送、接收以及波特率发生器模块的设计，并将其集成到可编程逻辑器件CPLD上，最后通过串口调试软件验证该UART IP核的功能。
单片机和CPLD 在声波测井中的应用
介绍声波测井中地面系统与声波信号同步的实现方法； 用Xilinx 公司XC9500 系列CPLD 芯片，结合51 系列单片机实现声波测井中的采样门和逻辑信号，给出系统设计方法和程序源代码， 包括VHD
myAD558.rar
AD558 VHDL 程序 *.vhd 包括各种波形发生，正弦波，三角波，梯形波。。。
ModelSim SE 仿真 Altera 库的一些问题
<p>ModelSim SE 仿真 Altera 库的一些问题 </p><p>1. modelsim 怎么调用 altera 的库仿真啊？(megafunctions) 以前有个帖子说把 quartus 安装目录下的 sim 文件夹里面的文件编译进 modelsi m 里面就可以了，可是 sim 文件夹里面我要的那个函数不是.v 文件啊，还有他 里面的一些.vhd 文件怎么编译错误啊？
6进制计数器VHDL程序
6进制计数器VHDL程序
--文件名：counter6.vhd。
--功能：6进制计数器，有进位C
10进制计数器VHDL程序
10进制计数器VHDL程序
--文件名：counter10.vhd。
--功能：10进制计数器，有进位C
VCS简明使用教程
<p>仿真的过程</p><p>编译Compile VCS对源文件进行编译，生成中间文件和可执行文件仿真Simulate运行可执行文件，对设计进行仿真调试</p><p>通过观察波形、设置断点、追踪信号、查看schematic等来发现错误，并进行纠正</p><p>覆盖率测试</p><p>通过在编译时，加入覆盖率测试的选项、仿真后，生成包含覆盖率信息的中间文件来显示测试平台的正确性和完备性。</p><p
Altium Designer常用器件集成库PCB封装库原理图库3D库元件库
<p>Altium Designer常用器件集成库PCB封装库原理图库3D库元件库</p><p></p><p>集成库原理图器件型号列表：76个</p><p>13W3 </p><p>2N7002 &n
VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会: 100vhdl例子
<p>VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会:</p><p>100vhdl例子</p><p>VHDL 编程要注意问题.doc</p><p>VHDL——按键消抖.doc</p><p>VHDL电路简化.doc</p><p>VHDL编程心得体会.pdf</p><p>vhd开发的官方手册.pdf</p><p>第1例 带控制端口的加法器</p><p>第2例 无控制端口的
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhd
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source
FIFO设计的参考文档 Project name : Fifo -- Project description : Fifo controller Unit 工程名 : FIF
FIFO设计的参考文档
Project name : Fifo
-- Project description : Fifo controller Unit
工程名 : FIFO.VHD
用到库文件IEEE.STD_LOGIC_1164
Verilog test file not vhd
Verilog test file not vhd