VERilog

VERilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VERilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

VERilog原理与应用作者：Michael D. Ciletti

VERilog原理与应用作者：Michael D. Ciletti

标签： D. VERilog Michael Ciletti

上传时间： 2016-03-14

上传用户：gaome
中文版VERilog HDL 简明教程。HTML格式

中文版VERilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。

标签： VERilog HTML HDL 简明教程

上传时间： 2013-12-22

上传用户：小眼睛LSL
sdram controller.VERilog

sdram controller.VERilog

标签： controller VERilog sdram

上传时间： 2016-03-17

上传用户：ls530720646
用最少的CPLD资源,用VERilog在QuartusII7.1上实现的1280分频.

用最少的CPLD资源,用VERilog在QuartusII7.1上实现的1280分频.

标签： QuartusII VERilog CPLD 1280

上传时间： 2016-03-18

上传用户：253189838
VHDL/VERilog FSM的优化写法

VHDL/VERilog FSM的优化写法

标签： VERilog VHDL FSM

上传时间： 2014-01-05

上传用户：123456wh
可综合VERilog风格,英文版,50页.初学必读.

可综合VERilog风格,英文版,50页.初学必读.

标签： VERilog 50 英文页

上传时间： 2016-03-18

上传用户：天诚24
基本VERilog模块

基本VERilog模块，有相当多的功能，慢慢欣赏吧

标签： VERilog 模块

上传时间： 2016-03-19

上传用户：秦莞尔w
符合8051协议规范的UART的VERilog源代码.该压缩包是一个modelsim的工程.

符合8051协议规范的UART的VERilog源代码.该压缩包是一个modelsim的工程.

标签： modelsim VERilog 8051 UART

上传时间： 2014-07-09

上传用户：athjac
用VERilog语言设计自动售报机,可以实现按键需求,币值选择.

用VERilog语言设计自动售报机,可以实现按键需求,币值选择.

标签： VERilog 语言自动按键

上传时间： 2013-12-25

上传用户：xiaodu1124
VERilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形

VERilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形

标签： VERilog 波形正弦波模块

上传时间： 2014-01-05

上传用户：zhliu007

VERilog

VERilog原理与应用作者：Michael D. Ciletti

中文版VERilog HDL 简明教程。HTML格式

sdram controller.VERilog

用最少的CPLD资源,用VERilog在QuartusII7.1上实现的1280分频.

VHDL/VERilog FSM的优化写法

可综合VERilog风格,英文版,50页.初学必读.

基本VERilog模块

符合8051协议规范的UART的VERilog源代码.该压缩包是一个modelsim的工程.

用VERilog语言设计自动售报机,可以实现按键需求,币值选择.

VERilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形