verilog源码
verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过...
VERILOG技术资料
📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
🔥 VERILOG热门资料
查看全部4703个资源 »verilog程序
verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过...
verilog实现
verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过...
verilog实现
verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送...
verilog编写
verilog编写，rtl风格，流水线设计，实现图像rgb格式到yuv格式的转换。...
💻 VERILOG源代码
查看更多 »📂 VERILOG资料分类