VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,086 份资源

VERILOG 热门资料

PDF文档

Read-only memory,Verilog code

Read-only memory,Verilog code...

154 次下载

PDF文档

verilog设计范例

verilog设计范例，和王金明的verilog书可以配套使用。...

194 次下载

PDF文档

Quick Reference for Verilog HDL

Quick Reference for Verilog HDL...

118 次下载

PDF文档

verilog 写的 memory controller

verilog 写的 memory controller ，可以控制SDRAM SRAM NOR...

28 次下载

PDF文档

采用verilog设计

采用verilog设计，参考了《数字电子技术》教材，刚刚完成，与大家分享！...

201 次下载

PDF文档

UART verilog hdl 实现

UART verilog hdl 实现...

200 次下载

PDF文档

verilog设计进阶

verilog设计进阶，提供大量的设计事例供参考学习...

91 次下载

PDF文档

the verilog model of async_fifo.

the verilog model of async_fifo....

112 次下载

PDF文档

verilog ADPLL file with testbench.v

verilog ADPLL file with testbench.v...

124 次下载

PDF文档

一个verilog代码

一个verilog代码，该代码很适合初学者熟悉FPGA的开发流程，主要功能为实现七段代码管的显示，主要针对xilinx公司spartan3系列的FPGA...

118 次下载

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]