VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源

VERILOG 全部资料 3,161 份

PDF文档

代码是用verilog编写的加法器的源代码，有进位选择，连波进位，还有进位跳跃多种方法描述全加器...

8 次
PDF文档

Verilog工程开发简要流程，开发环境为Quartus，实现了四个拨码开关输入，数码管显示对应的16进制字符。...

4 次
PDF文档

8选1单元的源代码，其中包括源代码，测试代码以及波形图...

4 次

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关技术领域： verilog sram 加法器 代码 vhdl Verilog 数码管 数字钟 建模