VERILOG

VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 全部资料 500 份

本书读者如果配合一套可在PC586 平台上运行的Verilog HDL 仿真和综合工具,如 QuickLogic 公司的Spade 的教学软件包(Verilog HDL 版)、Mentor 公司的Modelsim 等开发环境下,只要带Ve...

2026-01-06 1 VERILOG

涵盖FPGA串口通信的完整Verilog实现,包含数据收发模块与波特率生成逻辑,适用于实际项目开发,具备良好的可移植性与稳定性。

2026-01-07 1 VERILOG