VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源

VERILOG 全部资料 3,161 份

PDF文档

完整的设计资料，可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次...

9 次
PDF文档

硬件verilog的学习资料 还可以，值得-硬件verilog的学习资料 还可以，值得看看\r\n \r\n...

4 次
PDF文档

verilog语言，条件循环讲解，对各种循环做详细介绍...

1 次
PDF文档

丰富的verilog学习资源，最基础，最直接，最简单……智商正常就可以变身高手...

6 次
PDF文档

151例设计资源，基于quartus的开发环境。一定会有帮助！...

9 次
PDF文档

VERILOG经典资料，希望对各位XDJM有所帮助。。。。...

2 次
PDF文档

影印版 设计与验证verilog 一本不错的讲述仿真的书籍...

5 次
PDF文档

详细描述fpga与单片机的编程共性，让你轻松由单片机转向FPGA。...

2 次
PDF文档

I2c 接口源码，通过uart 收发查看数据是否正确。...

7 次

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关技术领域： Verilog 设计 22 verilog 循环 教程 设计资料 经典 设计验证 UART