VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
资源总数
500
VERILOG 全部资料 500 份
Verilog HDL数字设计与综合（第二版）
本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，...
2022-12-03
6
基于matlab FPGA verilog的FIR滤波器设计
本例程实现8阶滤波器，9个系数，由于系数的对称性，h(0)=h(8)，h1(1)=h(7)，h(2)=h(6)，h(3)=h(5)，h(4)为中间单独一个系数。实现框图：推导出当系数N为偶数时,例如N=4：y(n)=h(0)*{x(0)+x...
2022-09-13
6
verilog-hdl教程-硬件描述语言讲解
该文档为verilog-hdl教程-硬件描述语言讲解文档，是一份还算不错的参考文档，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
2022-09-19
6