VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,100 份资源

VERILOG 全部资料 3,100 份

PDF文档

适用于嵌入式系统开发中的通信模块设计，基于Verilog实现通用异步收发器，通过Quartus II工具完成逻辑设计，并在SmartSOPC实验平台上验证RS232接口的硬件功能，支持实时数据传输与调...

3 次
PDF文档

基于Verilog实现的1024点基四FFT算法，采用CORDIC优化复数乘法，结合双口RAM提升数据吞吐效率，适用于高速信号处理场景。...

2 次
PDF文档

想要快速掌握FPGA开发中的核心逻辑设计？这份整理好的Verilog程序集，涵盖常见功能模块与实战案例，助你高效调试与验证。...

2 次
PDF文档

从基础到实战，逐步讲解如何用Verilog实现FPGA上的SPI主从机通信。结合代码注释，清晰展示协议逻辑与硬件设计思路，适合深入理解数字通信接口。...

2 次
PDF文档

可直接用于生产环境的Verilog分频器实现，经过多个项目验证，结构清晰、逻辑稳定，适合快速上手和嵌入式系统开发。...

1 次
PDF文档

基于Verilog HDL实现的数字时钟设计，包含完整计数器逻辑与系统架构方案，适用于数字电路开发与FPGA学习。提供详细设计报告，涵盖模块划分与代码实现。...

2 次
PDF文档

难得一见的Verilog状态机实现最大公因数算法完整代码，结构清晰、逻辑严谨，适合快速理解硬件逻辑设计与数学算法结合方式。...

3 次

VERILOG技术资料简介

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]