PDF文档
System Verilog中的随机化激励
在SystemVeri log更强调了利用随机化激励函数以提高验证代码的效率和验证可靠性的重要性。本文以VMM库为例，阐述了如何在SystemVeri 1og中使用随机化函数来编写高效率的测试代码，重...
VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
共 3,100 份资源
VERILOG 全部资料 3,100 份
PDF文档
Verilog的task和function说明语句
如果传给任务的变量值和任务完成后接收结果的变量已定义, 就可以用一条语句启动任务。任务完成以后控制就传回启动过程。如任务内部有定时控制, 则启动的时回可以与控制返回的时间不同...
PDF文档
Verilog HDL高级数字设计
·作者：[美]Michael D.Ciletti出版社：电子工业出版社 内容简介：本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计...
PDF文档
使用Verilog编写的同步FIFO
使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。...