虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

Verilog数码管显示

Verilog工程开发简要流程，开发环境为Quartus，实现了四个拨码开关输入，数码管显示对应的16进制字符。

2025-03-05 4 VERILOG

基于verilog的时钟

用verilog语言实现时钟，并在DE2上验证

2025-03-06 2 VERILOG

verilog语言数字钟

实现数字钟多种功能，计时，报时，闹钟等多种功能.

2025-03-24 2 VERILOG

verilog实现DES密码

verilog_实现DES密码算法,业界最通用的算法实现

2025-04-03 8 VERILOG

Verilog HDL Guide,是学习Verilog不错的教程,是CHM格式的

Verilog HDL Guide,是学习Verilog不错的教程,是CHM格式的

2013-12-24 153 VERILOG

国外经典的 verilog 代码学习verilog的经典小例子

国外经典的 verilog 代码学习verilog的经典小例子

2017-08-30 39 VERILOG

FFT Verilog RTL 经过测试与Altera FFT IP相当的verilog代码

FFT Verilog RTL 经过测试与Altera FFT IP相当的verilog代码

2023-09-11 2 VERILOG

Verilog实例代码，Verilog HDL 程序设计教程相关代码

Verilog实例代码                         

2022-07-06 10 VERILOG