虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

500

VERILOG 热门资料

查看全部 500 份 →

Verilog作业：自己写的源码输入

Verilog作业：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。

2014-01-21 96 VERILOG

用verilog HDL实现I2C Master Controller 的设计

用verilog HDL实现I2C Master Controller 的设计，包括主程序设计和测试程序设计

2014-01-04 40 VERILOG

通用异步FIFO设计的verilog代码

通用异步FIFO设计的verilog代码，来自于opencore

2016-11-18 37 VERILOG

除法器实验 verilog CPLD EPM1270 源代码

除法器实验 verilog CPLD EPM1270 源代码

2016-11-24 199 VERILOG

多路选择器 verilog CPLD EPM1270 源代码

多路选择器 verilog CPLD EPM1270 源代码

2016-11-24 75 VERILOG

模拟交通灯 verilog CPLD EPM1270 源代码

模拟交通灯 verilog CPLD EPM1270 源代码

2016-11-24 166 VERILOG

用Verilog编写的fir滤波器程序！

用Verilog编写的fir滤波器程序！

2016-11-26 130 VERILOG

无线通信fpga设计matlab、verilog代码

无线通信fpga设计matlab、verilog代码

2016-06-23 72 VERILOG