VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 热门资料

查看全部 500 份 →

华为工程师实战验证的Verilog典型电路设计合集，涵盖常用模块与架构，适合快速上手与项目参考。包含状态机、计数器、总线接口等核心设计，提升数字电路开发效率。

2026-02-01 3 VERILOG

verilog编程开发的cordic例程，计算SIN,COS功能与计算幅值角度功能可设定，运算宽度可设定，并有完善的TESTBENCH。

2014-01-01 123 VERILOG