本程序为24小时计时器，稳定无误差。简单好用，是Verilog HDL语言初学者的指引。
标签： 程序 计时器
上传时间： 2016-11-20
上传用户：lizhen9880
FPGA&SOPC快速入门教程(PDF)，基于Verilog HDL语言，开发环境Quartus
标签： FPGA SOPC 快速入门
上传时间： 2013-12-27
上传用户：yangbo69
串口实验，很好用，我还有verilog HDL VHDL CPLD EPM1270 源代码
标签： 串口 实验
上传时间： 2013-12-24
上传用户：thinode
sopc 中，新建component。详细介绍了如何根据HDL代码生成黑盒的过程。
标签： sopc
上传时间： 2013-12-21
上传用户：bruce
8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl
标签： 8位 加法 乘法器 二进制数
上传时间： 2016-12-19
上传用户：lhc9102
8位乘8位的流水线乘法器，采用Verilog hdl编写
标签： 8位 流水线 乘法器
上传时间： 2014-01-26
上传用户：kristycreasy
先入先出缓冲存储器，采用verilog hdl
标签： 缓冲存储器
上传用户：llandlu
直接频率合成器，采用verilog hdl
标签： 频率合成器
上传时间： 2013-12-11
上传用户：qweqweqwe
模数变换器，采用verilog hdl编写
标签： 模数变换器
上传时间： 2013-12-20
十六位的除法器，采用verilog hdl
标签： 十六位 除法器
上传时间： 2013-11-27
上传用户：kr770906
