VERILOG设计
VERILOG设计技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
VERILOG设计 全部资料 500 份
使用Verilog-HDL设计2位-16进制计数器
实验目的： 学习计数器的设计、仿真和硬件测试方法。 实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。 2...
2022-09-05
2
verilog设计经验点滴 因为Verilog是一种硬件描述语言
verilog设计经验点滴 因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module
2013-12-14
140
Verilog HDL程序设计教程,以可综合的设计为重点
Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法，语法。
2014-01-19
142