VERILOG设计
VERILOG设计技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
VERILOG设计 热门资料
查看全部 500 份 →华为Verilog典型电路设计
华为工程师实战验证的Verilog典型电路设计合集，涵盖常用模块与架构，适合快速上手与项目参考。包含状态机、计数器、总线接口等核心设计，提升数字电路开发效率。
2026-02-01
3
华为Verilog典型电路设计
Verilog HDL是目前应用最为广泛的硬件描述语言．Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。 Verilog HDL适合算法级，寄存器级，逻辑级，开关级、系统级和版图...
2025-12-25
1
Verilog源代码关于viterbi设计
(n, k, N)卷积码的状态数为2k (N−1) ，对每一时刻要 做2k (N−1) 次“加－比－存”操作，每一操作包括2k 次加法和2k −1 次比较，同时要保留2k (N−1) 条幸存路径。由此可见，Viter...
2016-08-08
2