V-S

Xilinx UltraScale：新一代架构满足您的新一代架构需求（EN）

　　中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html 　　Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture 　　The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. 　　The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. 　　Some of the UltraScale architecture breakthroughs include: 　　• Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% 　　• Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability 　　• Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization 　　• 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard 　　• Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets 　　• Greatly enhanced DSP and packet handling 　　The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.

标签： UltraScale Xilinx 架构

上传时间： 2013-11-13

上传用户：瓦力瓦力hong
Cyclone V FPGA：采用低功耗28nm FPGA减少总系统成本

本文主要介绍Cyclone V FPGA的一个很明显的特性，也可以说是一个很大的优势，即：采用低功耗28nm FPGA减少总系统成本

标签： FPGA Cyclone 28 nm

上传时间： 2013-10-26

上传用户：huxiao341000
Arria V系列 FPGA芯片白皮书（英文）

　　Arria V系列 FPGA芯片基本描述　　（1）28nm FPGA，在成本、功耗和性能上达到均衡；　　（2）包括低功耗6G和10G串行收发器；　　（3）总功耗比6G Arria II FPGA低40%；　　（4）丰富的硬核IP模块，提高了集成度　　（5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。

标签： Arria FPGA V系列芯片

上传时间： 2013-10-26

上传用户：wsq921779565
基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现

本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现（英文资料）

标签： DSP Cyclone Arria 精度可调

上传时间： 2014-12-28

上传用户：CHINA526
Altera公司 Cyclone V 28nm FPGA功耗优势

Cyclone V FPGA功耗优势：采用低功耗28nm FPGA活的最低系统功耗（英文资料）

标签： Cyclone Altera FPGA 28

上传时间： 2013-11-23

上传用户：lijinchuan
Stratix V FPGA 28 nm创新技术超越摩尔定律

　　本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上，Altera 利用 FPGA 创新技术超越了摩尔定律，满足更大的带宽要求，以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制，支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中，部分重新配置功能还提高了灵活性。

标签： Stratix FPGA 28 创新技术

上传时间： 2013-10-30

上传用户：luke5347
Altera公司 Stratix V GX FPGA开发板电路图

本资料是关于Altera公司 Stratix V GX FPGA开发板电路图的资料。资料包括开发板原理图、PCB图。

标签： Stratix Altera FPGA GX

上传时间： 2014-01-22

上传用户：18707733937
采用FPGA的多路高压IGBT驱动触发器研制

为有效控制固态功率调制设备,提高系统的可调性和稳定性,介绍了一种基于现场可编程门阵列( FPGA)和微控制器(MCU) 的多路高压IGBT 驱动触发器的设计方法和实现电路。该触发器可选择内或外触发信号,可遥控或本控,能产生多路频率、宽度和延时独立可调的脉冲信号,信号的输入输出和传输都使用光纤。将该触发器用于高压IGBT(3300 V/ 800 A) 感应叠加脉冲发生器中进行实验测试,给出了实验波形。结果表明,该多路高压IGBT驱动触发器输出脉冲信号达到了较高的调整精度,频宽’脉宽及延时可分别以步进1 Hz、0. 1μs、0. 1μs 进行调整,满足了脉冲发生器的要求,提高了脉冲功率调制系统的性能。

标签： FPGA IGBT 多路驱动

上传时间： 2013-10-22

上传用户：zhulei420
S波段矢量阵列天线单元的设计

设计了一个工作在S波段矢量阵列的天线单元，利用HFSS软件进行优化和仿真。实测结果表明，该天线在E面和H面的交叉极化电平分别小于-26 dB和-23 dB，两个端口之间的隔离度大于32 dB。该数据满足组成矢量阵列的要求。

标签： S波段矢量阵列天线

上传时间： 2013-11-17

上传用户：朗朗乾坤
基于T-S模糊模型的电液比例位置控制系统研究

针对电液比例位置控制系统由于非线性和死区特性在实际控制中难以得到满意的控制效果的现状，本研究采用T-S模糊控制理论的原理设计了T-S模糊控制器对电液比例位置控制系统进行控制。并以Matlab为平台进行了仿真实验。仿真结果表明采用T-S模糊控制的电液比例位置控制系统具有较好的控制效果

标签： T-S 模糊模型位置控制电液比例

上传时间： 2013-11-13

上传用户：daoxiang126