专辑类-可编程逻辑器件相关专辑-96册-1.77G Max+Plus-II-简易用户使用入门-38页.ppt
上传时间： 2013-04-24
上传用户：打算打算
专辑类-可编程逻辑器件相关专辑-96册-1.77G MAX+PLUS-II快速入门-16页-0.4M.pdf
上传时间： 2013-05-31
上传用户：林鱼2016
专辑类-EDA仿真相关专辑-56册-2.30G --Quartus-II官方教程-250页-8.0M.pdf
标签： Quartus-II 250 8.0
上传时间： 2013-04-24
上传用户：qunquan
基于AVR系列的小操作系统ucos-iiICCAVRm8.rar
标签： ucos-iiICCAVRm
上传时间： 2013-07-13
上传用户：windwolf2000
UCOS在AVR上的移植使用WINAVR.rar
上传时间： 2013-04-24
上传用户：huxz911
yi关于UC/OS II 移植到DSP TMS320F2812中的一个工程示例
上传时间： 2013-04-24
上传用户：zq70996813
基于ucos的ARM嵌入式系统开发设计,在ADS下的的嵌入式程序的设计以及硬件系统的开发.
上传时间： 2013-06-17
上传用户：a3318966
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算；另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明：本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。
上传时间： 2013-05-24
上传用户：qiaoyue
周立功公司做的一个μCOS-II微小内核分析的PPT.是初学很好一个资料，多的就不说了，下了就知道.
上传时间： 2013-07-07
上传用户：66wji
详细介绍如何开发使用ucos，中文版，配有图片解释详细
上传时间： 2013-07-19
上传用户：lanhuaying
