介绍采用ALTERA 公司的可编程器件，实现I2C 总线的通信接口的基本原理； 给出部分VHDL语言描述。该通信接口与专用的接口芯片相比， 具有使用灵活， 系统配置方便的特点。
上传时间： 2013-05-20
上传用户：gaorxchina
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
上传时间： 2013-07-06
上传用户：也一样请求
目前在各行各业中应用种类繁多的测量仪器随着仪器性能指标要求的逐渐提升以及功能的不断拓展，对仪器控制系统的实时性和集成化程度等性能的要求也越来越高。目前发展的趋势是开放式、集成度向芯片级靠拢的高实时性仪器。针对目前传统的系统设计存在着功能简单、速度慢、实时性差、对数据的再加工处理能力极为有限等问题，本文根据课题需要提出了一种基于ARM+FPGA架构的高速实时数据采集嵌入式系统方案，应用在小功率半导体测量仪器上。方案采用三星S3C2410的ARM处理器进行管理控制，处理数据，界面显示；Altera公司的Cyclone系列的1C12 FPGA器件用来进行高速数据采集，提高了系统的实时性和集成化程度。 本文首先给出了ARM+FPGA架构的总体设计。硬件方面，简要讨论了ARM处理器的特点和优势，FPGA在高速采集和并行性上的优势，给出了硬件的总体结构和主要部件及相关接口。软件方面，研究了基于嵌入式Linux的嵌入式系统的构建和BootLoader的启动以及内核和根文件系统的结构，构建了嵌入式Linux系统包括建立交叉开发环境，修改移植BootLoader和裁减移植Linux内核，并且根据课题实际需要精简建立了根文件系统。 为了满足测量仪器的实时性，设计了ARM与FPGA的高速数据采集接口。进行了FPGA内部与ARM接口相关部分的硬件电路设计；通过分析ARM与FPGA内部时序的差异，针对ARM与FPGA内部FIFO时序不匹配的问题，解决了测量仪器中高速数据采集与处理速度不匹配的问题。接着，通过研究Linux设备驱动基本原理和驱动程序的开发过程，设计了Linux下的FPGA数据采集接口驱动程序，并且实现了中断传输。使得FPGA芯片通过高效可靠的驱动程序可以很好的与ARM进行通讯。 最后为了方便用户操作，进行了人机交互系统的设计。为了降低成本和提高实用性利用FPGA芯片剩余的资源实现了对PS/2键盘鼠标接口的控制，应用到系统中，大大提高了人机交互能力；通过比较分析目前比较流行的几种嵌入式GUI图形设计工具的优缺点，结合课题的实际情况选择了MiniGUI作为课题图形界面的开发。根据具体要求设计了适合测量仪器方面上使用的人机交互界面，并且移植到了ARM平台上，给测量仪器的使用提供了更好的交互操作。 本课题完成了嵌入式Linux开发环境的建立，针对课题实际硬件电路设计修改移植了bootloader，裁减移植了内核以及根文件系统的建立；设计了FPGA内部硬件电路，解决了接口中ARM与FPGA时序不匹配的问题，实现了ARM与FPGA之间的高速数据采集；设计了高速采集接口在嵌入式Linux下的驱动程序以及中断传输和应用程序；合理设计了适合测量仪器使用的人机交互界面，并巧妙设计了PS/2键盘鼠标接口，进一步提高了交互操作。
上传时间： 2013-06-21
上传用户：01010101
温室技术是我国实现农业信息化的重要环节，温度是温室中的重要环境参数。实时控制是指在规定的时间内，系统必须做出相应的响应，是现代温室控制发展的更高要求。随着精细农业的发展，传统的大棚已经不能满足现代高精度、快速采集及响应的要求，由于温度的滞后性和难调控性，温度实时控制一直是温室控制的一大难题。 本课题整合了CPID与ARM的优点，提出运用CPID硬件来实现数据采集，移植实时操作系统到ARM来实现复杂算法控制，采用高精度数字传感器DS18820，并设计出混合PID模糊控制器来实现温室的变温管理，这对于现代温室的智能化控制有着十分重要的实际意义。较传统温室，优点在于(1)它改变以往依靠单片机软件来实现传感器周期性采集，改用CPID硬件产生数字传感器所需的读写时序，这种“以硬代软”的方案实时性好，且大大避免了软件运行时的不稳定性、系统冗余等先天缺陷。(2)操作系统能实现多任务、多线程以及友好的人机界面。 试验以华中农业大学的华北型机械通风式连栋塑料温室为试验模型，选择了ALTERA公司的EPM7128SLC84-15芯片和SAMSUNG公司的S3C44BOX芯片为目标板，以PC机为宿主机，设计了实时温度控制平台。 主要工作： (1)概述了温度实时测控的必要性并介绍了CPLD、ARM技术及嵌入式实时操作系统的发展。 (2)介绍了温度采集模块及CPLD与ARM通讯接口模块的设计。 (3)通过ARM存储模块、LCD显示模块、串口模块、Rt18019AS网口模块、uClinux操作系统模块等系统完成了本试验平台。 (4)介绍混合PID模糊控制算法并通过Simulink工具箱进行了仿真，得出混合PID模糊控制器较经典PID控制具有更快的动态响应、更小超调、抗干扰强的结论。 (5)最后，通过试验数据验证了整套系统实时采集的稳定性及可靠性，指出了本课题的不足之处和待改善的问题。
上传时间： 2013-04-24
上传用户：songyuncen
这篇论文在系统分析国内外雷达伺服控制系统研究现状的基础上，选定以ARM为内核的基于ARM+FPGA的雷达伺服控制器为研究对象。 首先，根据雷达伺服控制系统功能要求与性能指标，进行系统的硬件设计：选择基于ARM920T的S3C2410和Altera公司的FPGA芯片EP1C12Q240作为主控芯片，ARM与FPGA的连接形式采用中断+存储器的形式；将ARM与FPGA上多余的引脚引出作为将来升级的需要；还画出ARM+FPGA的雷达伺服控制器的系统图并制作了PCB板。 其次，选用PID对伺服系统进行控制，模糊神经网络综合了模糊控制和神经网络的优点，并利用模糊神经网络算法对PID参数进行在线调整。用Matlab7.1进行仿真，其结果表明：该控制算法对系统具有良好的控制效果，性能较常规PID得到较大改善。 最后，根据FPGA在伺服系统主要任务，用VHDL语言和原理图在FPGA芯片中分别编制实现DAC0832接口控制功能、光电编码器与脉冲发生电路的程序代码；并在Quartus II6.0环境下通过仿真，且得到仿真的波形符合系统功能要求。采用C语言编写在ARM中实现模糊神经网络PID控制算法的代码，通过CodeWarrior for ARM的编译无误后，生成可执行文件.axf,，调用AXD进行在线仿真调试。仿真结果表明：模糊神经网络PID算法对伺服系统能够进行有效控制。 结果表明：ARM作为伺服控制器的内核，其性价比与集成度高：用FPGA芯片实现接口电路使伺服控制器的可靠性高、速度快、可配置及连接方式灵活。因此采用基于ARM+FPGA的雷达伺服控制器，提高了系统的开放性、实时性、可靠性，降低了系统功耗，具有重要的应用价值。
上传时间： 2013-06-30
上传用户：Ruzzcoy
Nios II 处理器中文小册子（altera) NIOS开发板APEX20K版数据手册 niosii资料-软件开发文档 北航NIOS教程
标签： Nios
上传时间： 2013-04-24
上传用户：ggwz258
自上个世纪九十年代以来，我国著名学者、现中国科学院院士、清华大学陈难先教授等人使用无穷级数的Mobius反演公式解决了一系列重要的应用物理中的逆问题，例如费米体系逆问题、信号处理等，开创了应用、推广数论中的Mobius变换解决物理学中各种逆问题的巧妙方法，其工作在1990年得到了世界著名的《NATURE》杂志的整版专评与高度评价。华侨大学苏武浔、张渭滨教授等则把Mobius变换的方法应用于几种常用波形（包括周期矩形脉冲，奇偶对称方波和三角波等）的傅立叶级数的逆变换运算，得到正、余弦函数及一般周期信号的各种常用波形的信号展开；并求得了与各种常用波形信号函数族相正交的函数族，以用于各展开系数的计算与信息的解调；而后把它们应用到通信系统中，提出了一种新的通信系统，即新型Chen-Mobius通信系统。 在新型通信系统中，把这种正交函数族应用于系统的相干调制解调中，取代传统通信系统中调制解调所采用的三角正交函数族。正是这种正交函数族使得通信系统的传输性能大大提高，保密性加强，而且正交函数族产生很方便。 本文从软件仿真和硬件实现两个方面对Chen-Mobius通信系统进行了验证。首先，利用MATLAB软件构建Chen-Mobius数字通信系统，通过计算机编程，对Chen-Mobius单路、四路和八路的数字通信系统进行仿真分析，对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，在QuartusⅡ软件平台上，利用VHDL语言文本输入和原理图输入的方法构建Chen-Mobius数字通信系统，对该系统进行了仿真，包括设计综合、引脚分配、仿真验证、时序分析等；再次，在QuartusⅡ软件仿真的基础上，在Altera公司的Stratix GX芯片上，实现了硬件的编程和下载，从而完成了Chen-Mobius数字通信系统的FPGA实现；最后，从MATLAB软件仿真和硬件实现的结果出发，通过分析系统的性能，简单展望了Chen-Mobius数字通信系统的应用前景。 本文通过软件仿真得到了Chen-Mobius数字通信系统的信噪比-错误概率曲线，从理论上验证了该系统的强的抗干扰能力；利用FPGA完成了系统的硬件实现，从实际上验证了该系统的可实现性。从两方面都可以说明，Chen-Mobius通信系统虽然只是一个新的起点，但它却预示着光明的应用前景。
标签： ChenMobius MATLAB FPGA 数字通信系统
上传时间： 2013-05-19
上传用户：sa123456
Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比Quartus自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。 ModelSim分几种不同的版本：SE、PE和OEM，其中 集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。比如为Altera提供的OEM版本是ModelSim-Altera,为Xilinx提供的版本为ModelSim XE. SE版本为最高级版本,在功能和性能方面比OEM版本强很多,比如仿真速度方面,还支持PC 、 UNIX 、 LIUNX混合平台.
上传时间： 2013-06-25
上传用户：2814413580
JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.
上传时间： 2013-05-16
上传用户：671145514
随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积码编码及Viterbi译码算法和FPGA 设计方法，接着通过对(2,1,7)卷积码特点的具体分析，吸取目前Viterbi译码算法和交织解交织算法的优点，采取一系列的改进措施，基于FPGA实现了IEEE 802.11信道编解码及交织和解交织系统。这些改进措施包括采用并行FIFO、改进的ACS 单元、流水式块处理结构、改进的SMDO方法、双重交织策略，使得在同样时钟速率下，系统的性能大幅度提高。最后将程序下载到Altera公司的Cyclone 系列的FPGA(型号EP1C6Q240C8)器件上进测试，并对测试结果作了简单分析。
上传时间： 2013-05-25
上传用户：00.00
