偏移正交相移键控(OQPSK：Offset Quadrature Phase Shift Keying)调制技术是一种恒包络调制技术，具有频谱利用率高、频谱特性好等特点，广泛应用于卫星通信和移动通信领域。 论文以某型侦收设备中OQPSK解调器的全数字化为研究背景，设计并实现了基于FPGA的全数字OQPSK调制解调器，其中调制器主要用于仿真未知信号，作为测试信号源。论文研究了全数字OQPSK调制解调的基本算法，包括成形滤波器、NCO模型、载波恢复、定时恢复等；完成了整个调制解调算法的MATLAB仿真。在此基础上，采用VHDL硬件描述语言在Xilinx公司ISE7.1开发环境下设计并实现了各个算法模块，并在硬件平台上加以实现。通过实际现场测试，实现了对所侦收信号的正确解调。论文还实现了解调器的百兆以太网接口，使得系统可以方便地将解调数据发送给计算机进行后续处理。
上传时间： 2013-06-30
上传用户：Miyuki
16×16点阵(滚动显示)论文+程序.rar cdma通信系统中的接入信道部分进行仿真与分析.rar LED显示屏动态显示和远程监控的实现.rar MCS-51单片机温度控制系统.rar USB接口设计.rar 毕业设计(论文)OFDM通信系统基带数据.rar 仓库温湿度的监测系统.rar 单片机串行通信发射机.rar 单片机课程设计__电子密码锁报告.rar 单片机控制交通灯.rar 电动智能小车（完整论文）.rar 电气工程系06届毕业设计开题报告.rar 电信运营商收入保障系统设计与实现.rar 电子设计大赛点阵电子显示屏（A题）..rar 电子时钟.rar 火灾自动报警系统设计.rar 基于GSM短信模块的家庭防盗报警系统.rar 基于GSM模块的车载防盗系统设计 TC35i 资料.rar 基于网络的虚拟仪器测试系统.rar 门控自动照明电路.rar 全遥控数字音量控制的D类功率放大器.rar 数控直流稳压电源完整论文.rar 数字密码锁设计.rar 数字抢答器（数字电路）.rar 数字时钟.rar 水箱单片机控制系统.rar 同步电机模型的MATLAB仿真.rar 温度监控系统的设计.rar 用单片机控制直流电机.rar 用单片机实现温度远程显示.rar 智能家用电热水器控制器.rar 智能型充电器电源和显示的设计.rar 自动加料机控制系统.rar 每个设计包含论文、原代码，个别的有PCB
上传时间： 2013-07-05
上传用户：riiqg1989
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
上传时间： 2013-07-15
上传用户：shen007yue
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的一些经典算法，对这些算法的硬件结构设计进行优化并利用FPGA实现，而后在QuartusⅡ平台上对各模块的实现进行仿真以及在Matlab平台上对结果进行验证。最后给出Viterbi译码模块应用在实际系统上的误码率测试性能结果。 测试结果表明，系统的误码率达到了工程标准的要求，从而验证了译码器设计的可靠性，同时所设计的基于FPGA实现的全并行Viterbi译码器适用于高速数据传输的应用场合。
上传时间： 2013-07-30
上传用户：13913148949
本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究，包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz，等效门面积不超过1万门，完全可应用于SOC设计中。 本文重点对嵌入式USB器件端处理器的FPGA实现作了研究。为了准确测试本处理器的运行情况，本文应用串口传递测试数据入FPGA开发板，测试模块读入测试数据，发送入PC机的主机端。通过NI-VISA充当软件端，检验测试数据的正确。
上传时间： 2013-07-24
上传用户：1079836864
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
逆变控制器的发展经历从分立元件的模拟电路到以专用微处理芯片（DSP/MCU）为核心的电路系统，并从数模混合电路过渡到纯数字控制的历程。但是，通用微处理芯片是为一般目的而设计，存在一定局限。为此，近几年来逆变器专用控制芯片（ASIC）实现技术的研究越来越受到关注，已成为逆变控制器发展的新方向之一。本文利用一个成熟的单相电压型PWM逆变器控制模型，围绕逆变器专用控制芯片ASIC的实现技术，依次对专用芯片的系统功能划分，硬件算法，全系统的硬件设计及优化，流水线操作和并行化，芯片运行稳定性等问题进行了初步研究。首先引述了单相电压型PWM逆变器连续时间和离散时间的数学模型，以及基于极点配置的单相电压型PWM逆变器电流内环电压外环双闭环控制系统的设计过程，同时给出了仿真结果，仿真表明此系统具有很好的动、静态性能，并且具有自动限流功能，提高了系统的可靠性。紧接着分析了FPGA器件的特征和结构。在给出本芯片应用目标的基础上，制定了FPGA目标器件的选择原则和芯片的技术规格，完成了器件选型及相关的开发环境和工具的选取。然后系统阐述了复杂FPGA设计的设计方法学，详细介绍了基于FPGA的ASIC设计流程，概要介绍了仅使用QuartusII的开发流程，以及Modelsim、SynplifyPro、QuartusII结合使用的开发流程。在此基础上，进行了芯片系统功能划分，针对：DDS标准正弦波发生器，电压电流双环控制算法单元，硬件PI算法单元，SPWM产生器，三角波发生器，死区控制器，数据流/控制流模块等逆变器控制硬件算法/控制单元，研究了它们的硬件算法，完成了模块化设计。分析了全数字锁相环的结构和模型，以此为基础，设计了一种应用于逆变器的，用比例积分方法替代传统锁相系统中的环路滤波，用相位累加器实现数控振荡器（DCO）功能的高精度二阶全数字锁相环（DPLL）。分析了“流水线操作”等设计优化问题，并针对逆变器控制系统中，控制系统算法呈多层结构，且层与层之间还有数据流联系，其执行顺序和数据流的走向较为复杂，不利于直接采用流水线技术进行设计的特点，提出一种全新的“分层多级流水线”设计技术，有效地解决了复杂控制系统的流水线优化设计问题。本文最后对芯片运行稳定性等问题进行了初步研究。指出了设计中的“竞争冒险”和饱受困扰之苦的“亚稳态”问题，分析了产生机理，并给出了常用的解决措施。
上传时间： 2013-05-28
上传用户：ice_qi
数字相关器是无线数字接收机的重要组成部分,它主要用于对中频数字化后的信号进行解调和同步,从而恢复出原始的基带数据.本文的重点是如何高效的实现无线通信接收系统中数字中频部分,主要研究如何对MSK信号进行正确、有效、实时的解调,其内容包括1.MSK信号简介及分析,研究其特征,以便有效的对其解调.2.对解调技术中涉及的重点模块,比如NCO、CORDIC算法等做了理论上的介绍与分析.3.MSK信号的数字解调技术,比较了各种解调技术,主要是正交解调和差分解调,分析了它们的优势和劣势,并进行了仿真验证.4.在FPGA中实现了数字中频系统的各个关键模块.5.最终的解调模块在实际的PCB基板上调试通过,并应用在实际产品中.
上传时间： 2013-06-21
上传用户：1222
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
