Verilog作业 :自己写的源码输入
Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。...
Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。...
网络棋牌服务端简单的聊天程序界面,说明在java程序设计中各个组件之间如何相互传递消息并相互控制...
VC++6.0下写的随机密码生成工具,可以选择是否生成数字与字符的混合体,是否只生成字符,生成位数等,并可以控制一次性生成的个数,一次性可以生成多个密码。VC6下顺利编译,程序简单,学习VC的都能看得懂。...
单片机设计,毕业设计 16×16点阵(滚动显示)论文+程序 cdma通信系统中的接入信道部分进行仿真与分析 LED显示屏动态显示和远程监控的实现 MCS-51单片机温度控制系统 USB接口设计 毕业设计(论文)OFDM通信系统基带数据 仓库温湿度的监测系统...
该移位寄存器的功能是寄存输入数据,并在控制信号作用下将输入数据移位输出。...