USB3.0–SATA桥接芯片MB86C30A的主要规范:*CBC (密码段链接):一种适合加密模块数据的AES 模式。*XTS (带调整和密文窃取的XEX 加密模式):IEE
上传时间： 2013-06-10
上传用户：asdfasdfd
quartus9.0破解 quartus9.0破解 quartus9.0破解
上传时间： 2013-07-06
上传用户：it男一枚
easy，51pro，3.0编程器在2.0的基础上增加了更多的芯片器件
上传时间： 2013-07-25
上传用户：qazwsc
本文从总体方案、硬件电路、软件程序、性能测试等几个方面详细地阐述了基于FPGA与USB2.0的数据采集系统。采集系统选用高采样率低噪声的12位AD转换芯片进行AD转换电路设计；借助频率高、内部时延小的FPGA芯片实现USB固件并以此控制USB接口芯片，通过乒乓的方式对采样数据进行缓存，提高了系统数据吞吐能力；运用USB2.0标准的接口芯片为整个采集系统提供USB的通信能力。采用集成度较高的FPGA芯片作为系统控制核心，降低了设计难度，提高了系统稳定性，同时还减小了设备体积。
上传时间： 2013-04-24
上传用户：xuanjie
Altera公司的EPLD/FPGA开发工具最新版QuartusII9.0的所有License.
标签： QuartusII license Altera full
上传时间： 2013-07-09
上传用户：zttztt2005
Synway无纸传真源代码，在VC++6.0环境编译通过。-network fax sample sourse code for synway.vc++6.0
上传时间： 2013-07-25
上传用户：tb_6877751
带中文注释的Linux+0.11+源代码，对想学习和了解linux 内核的朋友，有很大的帮助！！
上传时间： 2013-07-30
上传用户：liuwei6419
Visual C++ 6.0 实例教程.pdf-Visual C++ 6.0 tutorial examples. Pdf\r\n
标签： shilijiaocheng Visual-C 6.0
上传时间： 2013-04-24
上传用户：nbdedu
让你彻底明白0欧姆电阻和磁珠及电感的区别和应用
上传时间： 2013-04-24
上传用户：04121298
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
