UART_verilog,自己设计的异步串行收发。包括测试文件。...
这是UART的verilog源代码,对FPGA/CPLD及IC设计开发者极具参考价值。...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源