MCS-51系列单片机芯片结构:2.1 MCS—51系列单片机的结构原理2.1.1 MCS-51单片机逻辑结构 MCS-51单片机的系统结构框图如图2.1所示。 图2.1 MCS-51单片机的系统结构框图由图2.1可以看出，单片机内部主要包含下列几个部件：u 一个8位CPU；u 一个时钟电路；u 4Kbyte程序存储器；u 128byte数据存储器；u 两个16位定时/计数器；u 64Kbyte扩展总线控制电路；u 四个8-bit并行I/O端口；u 一个可编程串行接口；五个中断源，其中包括两个优先级嵌套中断 1. CPU CPU即中央处理器的简称，是单片机的核心部件，它完成各种运算和控制操作，CPU由运算器和控制器两部分电路组成。（1）运算器电路 运算器电路包括ALU（算术逻辑单元）、ACC（累加器）、B寄存器、状态寄存器、暂存器1和暂存器2等部件，运算器的功能是进行算术运算和逻辑运算。 （2）控制器电路 控制器电路包括程序计数器PC、PC加1寄存器、指令寄存器、指令译码器、数据指针DPTR、堆栈指针SP、缓冲器以及定时与控制电路等。控制电路完成指挥控制工作，协调单片机各部分正常工作。
上传时间： 2013-10-27
上传用户：tianyi223
linux 中断和设备驱动 本章介绍L i n u x内核是如何维护它支持的文件系统中的文件的，我们先介绍 V F S ( Vi r t u a lFile System，虚拟文件系统)，再解释一下L i n u x内核的真实文件系统是如何得到支持的。L i n u x的一个最重要特点就是它支持许多不同的文件系统。这使 L i n u x非常灵活，能够与许多其他的操作系统共存。在写这本书的时候， L i n u x共支持1 5种文件系统： e x t、 e x t 2、x i a、 m i n i x、 u m s d o s、 msdos 、v f a t、 p r o c、 s m b、 n c p、 i s o 9 6 6 0、 s y s v、 h p f s、 a ffs 和u f s。无疑随着时间的推移，L i n u x支持的文件系统数还会增加。
上传时间： 2013-11-13
上传用户：zxh122
特性及优点• 内嵌FLASH和CAN的低成本器件– S12系列的低端产品– 16-位的性能8-位的价格• 引脚/封装– 48/52 LQFP– 80 QFP, 与B&D 系列引脚兼容– Flash从16K-128K,易于产品升级• 8通道10位AD– 7μsec, 10-bit 单次转换时间, 具有扫描模式
上传时间： 2013-10-28
上传用户：小宝爱考拉
标号： ＦＴＯＤ 功能：格式化浮点数转换成双字节定点数入口条件：格式化浮点操作数在[R0]中。出口信息：OV=1时溢出，OV=0时转换成功：定点数的绝对值在[R0]中（双字节），数符在位1FH中，F0=1 时为整数，CY=1时为一字节整数一字节小数，否则为纯小数。影响资源：PSW、A、B、R2、R3、R4、位1FH 堆栈需求： ６字节FTOD: LCALL MVR0 ；将[R0]传送到第一工作区MOV A,R2JZ FTD4 ；阶码为零，纯小数JB ACC.7,FTD4；阶码为负，纯小数
上传时间： 2013-10-15
上传用户：洛木卓
标号： ＦＳＱＲ 功能：浮点数开平方（快速逼近算法）入口条件：操作数在[R0]中。出口信息：OV=0时，平方根仍在[R0]中，OV=1时，负数开平方出错。影响资源：PSW、A、B、R2～R7 堆栈需求： ２字节FSQR: MOV A,@R0JNB ACC.7,SQRSETB OV ；负数开平方，出错
上传时间： 2013-11-17
上传用户：止絮那夏
标号： ＦＤＩＶ 功能：浮点数除法 入口条件：被除数在[R0]中，除数在[R1]中。出口信息：OV=0时，商仍在[R0]中，OV=1时，溢出。影响资源：PSW、A、B、R2～R7、位1EH、1FH 堆栈需求： ５字节
上传时间： 2014-12-28
上传用户：wfl_yy
入口条件：被除数在R2、R3、R4、R5中，除数在R6、R7中。出口信息：OV=0时商在R2、R3中，OV=1时溢出。影响资源：PSW、A、B、R1～R7 堆栈需求： ５字节DIVS: LCALL MDS ；计算结果的符号和两个操作数的绝对值PUSH PSW ；保存结果的符号LCALL DIVD ；计算两个绝对值的商JNB OV,DVS1 ；溢出否？POP ACC ；溢出，放去结果的符号，保留溢出标志
上传时间： 2013-11-09
上传用户：lht618
介绍了基于51单片机的网络连接控制器的软硬件设计方案，主要采用Atmel公司的8 b单片机AT89C51作为核心处理器，采用RealTek公司的RTL8O19AS芯片接入以太网。同时讨论了精简的TCP／IP协议栈的分层次实现，实现了可靠的UDP数据通信。
上传时间： 2013-11-22
上传用户：alex wang
The PCA9517 is a CMOS integrated circuit that provides level shifting between lowvoltage (down to 0.9 V) and higher voltage (2.7 V to 5.5 V) I2C-bus or SMBus applications.While retaining all the operating modes and features of the I2C-bus system during thelevel shifts, it also permits extension of the I2C-bus by providing bidirectional buffering forboth the data (SDA) and the clock (SCL) lines, thus enabling two buses of 400 pF. Usingthe PCA9517 enables the system designer to isolate two halves of a bus for both voltageand capacitance. The SDA and SCL pins are over voltage tolerant and arehigh-impedance when the PCA9517 is unpowered.
标签： translating Level 9517 PCA
上传时间： 2013-12-25
上传用户：wsf950131
The PCA9519 is a 4-channel level translating I2C-bus/SMBus repeater that enables theprocessor low voltage 2-wire serial bus to interface with standard I2C-bus or SMBus I/O.While retaining all the operating modes and features of the I2C-bus system during thelevel shifts, it also permits extension of the I2C-bus by providing bidirectional buffering forboth the data (SDA) and the clock (SCL) lines, thus enabling the I2C-bus or SMBusmaximum capacitance of 400 pF on the higher voltage side. The SDA and SCL pins areover-voltage tolerant and are high-impedance when the PCA9519 is unpowered.
标签： 4channel transla level 9519
上传时间： 2013-11-19
上传用户：jisiwole
