一个简单状态机的.v文件
一个简单状态机的.v文件，含testbench...
Testbench技术资料
📦 资源总数：141
💻 源代码：1548
testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。
🔥 Testbench热门资料
查看全部141个资源 »crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver
crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v ...
altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序
altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序，已经过matlab 和modelsim 验证，文件中包含TESTBENCH ，直接可用...
我用VHDL写的正弦
我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证...
脉冲宽度调制
脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench...
💻 Testbench源代码
查看更多 »📂 Testbench资料分类