TestBench

TestBench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是TestBench的含义。

booth乘法器电路

标签：

上传时间：

上传用户：
TestBenches have become an integral part of the design process, enabling you to verify that your HD

标签：

上传时间：

上传用户：
i2c总线控制器ipcore

标签：

上传时间：

上传用户：
此代码实现不同图像颜色制式之间的相互转换

标签：

上传时间：

上传用户：
spi bootloader详细资料

标签：

上传时间：

上传用户：
一个桶形移位寄存器的.v文件

标签：

上传时间：

上传用户：
一个简单状态机的.v文件

标签：

上传时间：

上传用户：
crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver

标签：

上传时间：

上传用户：
altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序

标签：

上传时间：

上传用户：
我用VHDL写的正弦

标签：

上传时间：

上传用户：