TESTBENCH
testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。
共 85 份资源
TESTBENCH 热门资料
PDF文档
Writing Testbenches classic book in verilog testbench
Writing Testbenches classic book in verilog testbench...
PDF文档
UART Transmitter. VHDL code and its testbench.
UART Transmitter. VHDL code and its testbench....
PDF文档
DAC converter design with Verilog code and testbench
DAC converter design with Verilog code and testbench...
PDF文档
编写testbench的超好教程
编写testbench的超好教程，网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf...