TESTBENCH

testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。

共 85 份资源

TESTBENCH 热门资料

PDF文档

vhdl testbench的编写

vhdl testbench的编写，textio的编写是一个难点，也是一个重点，而这是本人搜集的多篇关于textio的文章，同时附有简单注释!...

166 次下载

PDF文档

verilog ADPLL file with testbench

verilog ADPLL file with testbench...

193 次下载

PDF文档

verilog spi file with testbench

verilog spi file with testbench...

98 次下载

PDF文档

verilog vcspi file with testbench

verilog vcspi file with testbench...

27 次下载

PDF文档

verilog ADPLL file with testbench

verilog ADPLL file with testbench...

82 次下载

PDF文档

I2C core 及testbench（verilog）

I2C core 及testbench（verilog）...

95 次下载

PDF文档

Verilog-testbench的写法

该文档对Verilog-testbench的写法进行了很好的总结，是一份不错的资料...

4 次下载

PDF文档

testbench学习笔记

该文档为testbench知识的总结，对于testbench的学习很有帮助...

4 次下载

PDF文档

testbench简单教程

verilog的testbech写法教程...

9 次下载

PDF文档

fifo源码含testbench

基于Quartus的FIFO设计 Verilog HDL语言含testbench...

6 次下载

testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。