TESTBENCH
共 183 篇文章
TESTBENCH 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 183 篇文章，持续更新中。
移向相加器
移向相加器，包括仿真所用的testbench
专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550
专门做处理器和周边接口的著名ipcore厂商CAST出品的UART H16550 ，包含完整的使用说明手册、testbench、可综合，如果被网站认可，将继续上传其余的几个更好的core。
verilog ADPLL file with testbench
verilog ADPLL file with testbench
VHDL实现ALU的源代码
VHDL实现ALU的源代码，并且提供了一个详细的testbench！
怎样写testbench-xilinx
<P><STRONG>怎样写testbench-xilinx</STRONG></P>
<P> <BR>在ISE 环境中， 当前资源操作窗显示了资源管理窗口中选中的资源文件能进行的相关操<BR>作。在资源管理窗口选中了 testbench 文件后，在当前资源操作窗显示的 ModelSim <BR>Simulator 中显示了4种能进行的模拟操作，分别是：Simulator Behavio
设计与验证：Verilog+HDL(清晰带书签)
主要介绍testbench的写法，很经典的好书
UART 4 UART参考设计，Xilinx提供VHDL代码
<p>
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl</p>
<p>
This zip file contains the following folders:</p>
<p>
\vhdl_source -- Source VHDL files:<br />
u
Altera Modelsim学习笔记
<p>
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧</p>
<p style="text-
UART 4 UART参考设计，Xilinx提供VHDL代码
<p>
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl</p>
<p>
This zip file contains the following folders:</p>
<p>
\vhdl_source -- Source VHDL files:<br />
u
verilog testbench设计技巧和策略
verilog testbench设计技巧和策略
高级FPGA设计 结构、实现和优化
<p>
高级FPGA设计结构、实现和优化</p>
<p>
作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社</p>
<p>
学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。</p>
<p>
《高级FPGA设计：结构、实现也优化》以FPGA设计为主题，覆盖了
高级FPGA设计 结构、实现和优化
<p>
高级FPGA设计结构、实现和优化</p>
<p>
作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社</p>
<p>
学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。</p>
<p>
《高级FPGA设计：结构、实现也优化》以FPGA设计为主题，覆盖了
编写高效率的testbench
编写高效率的testbench
编写高效率的testbench
编写高效率的testbench
Virtex-5 GTP Transceiver Wizar
<P>The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allo
Virtex-5 GTP Transceiver Wizar
<P>The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allo
Writing Efficient Testbenches
<p>
<span style="color: rgb(68, 68, 68); font-family: Simsun; background-color: rgb(241, 242, 245); ">本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高 （xilinx公司编写）</span></p>
<p>
<img alt="" src="http:
Altera Modelsim学习笔记
<p>
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧</p>
<p style="text-
Writing Efficient Testbenches
<p>
<span style="color: rgb(68, 68, 68); font-family: Simsun; background-color: rgb(241, 242, 245); ">本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高 （xilinx公司编写）</span></p>
<p>
<img alt="" src="http:
基于FPGA的边界扫描控制器的设计
随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法