TESTBENCH
共 183 篇文章
TESTBENCH 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 183 篇文章，持续更新中。
FPGA入门教程
本书内容包括
1. 数字电路设计入门
2. FPGA简介
3. FPGA 开发流程
4．RTL设计
5．QuartusⅡ设计实例
6. ModelSim和 Testbench
ModelSim SE 仿真 Altera 库的一些问题
<p>ModelSim SE 仿真 Altera 库的一些问题 </p><p>1. modelsim 怎么调用 altera 的库仿真啊？(megafunctions) 以前有个帖子说把 quartus 安装目录下的 sim 文件夹里面的文件编译进 modelsi m 里面就可以了，可是 sim 文件夹里面我要的那个函数不是.v 文件啊，还有他 里面的一些.vhd 文件怎么编译错误啊？
基于FPGA的视频图像检测技术的研究与应用.rar
在图像处理及检测系统中，实时性要求往往影响着系统处理速度的性能。本文在分析研究视频检测技术及方法的基础上，应用嵌入式系统设计和图像处理技术，以交通信息视频检测系统为研究背景，展开了基于FPGA视频图像检测技术的研究与应用，通过系统仿真验证了基于FPGA架构的图像并行处理和检测系统具有较高的实时处理能力，能够准确并稳定地检测出运动目标的信息。可见FPGA对提高视频检测及处理的实时性是一个较好的选择。
谱仪接口板和发送板的接口电路的FPGA设计与实现
本文叙述了专用集成电路(ASIC，ApplicationSpecificIntegratedCircuit)及现场可编程门阵列(FPGA，FieldProgrammableGateArray)的设计方法及其典型的设计流程，并对VHDL(VeryHighSpeedIntegretedCircuitHardwareDescriptionLanuage)硬件描述语言和Verilog硬件描述语言做了简单的
基于FPGA的边界扫描控制器的设计
随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法
testbench简单教程
verilog的testbech写法教程
[验证书籍]Writing_Testbench
·[验证书籍]Writing_Testbench
怎样用VHDL写TESTBENCH
利用altera modelsim实现仿真要用的
cordic算法Verilog实现
cordic算法的Verilog实现，实现将IQ两路转换为幅度支路和相位之路。带有testbench。测试可用。
verilog testbench
用于Verilog编写测试分支文件，产品初期的仿真验证软件
testbench学习笔记
该文档为testbench知识的总结，对于testbench的学习很有帮助
Verilog-testbench的写法
该文档对Verilog-testbench的写法进行了很好的总结，是一份不错的资料
编写高效Vivado-HLS工程testbench的三个要素
该文档为编写高效Vivado-HLS工程testbench的三个要素介绍，是一份不错的参考文档，可以看一看。
与matlab联合仿真的VHDL-testbench的编写
该文档为与matlab联合仿真的VHDL-testbench的编写介绍，是一份不错的参考文档，可以看一看。
Verilog HDL程序设计与实践
本书通过100多个模块实例，详细地讲解了veriloghdl程序设计语言，全书共分13章，内容涉及veriloghdl语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、spimastercontroller、i2cmastercontroller、canprotocolcontroller、memory模块、jpeg图像压缩模块
《Verilog超详细教程-数字集成电路设计入门》
<p>介绍Verilog HDL, 内容包括：</p><p>– Verilog应用</p><p>– Verilog语言的构成元素</p><p>– 结构级描述及仿真</p><p>– 行为级描述及仿真</p><p>– 延时的特点及说明</p><p>– 介绍Verilog testbench</p><p>• 激励和控制和描述</p><p>• 结果的产生及验证</p><p>– 任务task及函数funct
从零开始走进OV7670世界
<p>对数字的兴趣，从事FPGA开发，断断续续3年了。“那些不明真相的群众，殊不知FPGA为何物”。为搞清楚这个问题，我走了很长的一段路。曾经以为FPGA是万能的，什么矩阵键盘、1602、PS2，甚至当年年少无知，用VHDL驱动过SD卡……曾几何时，每设计一样东西，开始有了条件的反射，考虑到“成本”，“性能”，“市场”，“前景”等因素。回头想想，当年用Nios2驱动流水灯，可笑的嚣张……</p><
verilog-testbench教程
<p>该文档为verilog-testbench教程总结文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，</p>
ModelSim do文件使用技巧
<p>1 do文件简介</p><p>do文件是一次执行多条命令的脚本，通过do文件可以把多个操作步骤简化成一条命令。</p><p>2 do文件建立</p><p>do文件建立方式较多，常用的建立方式有如下两种：a）在ModelSim软件中执行【File]->【New】->【Sourcel-【do1，会在ModelSim的MDI窗口中打开一个新的文件窗口，编辑完该do文件后执行【File]
数字音频接口spdif ip core实验
<p>数字音频接口spdif ip core，verilog语言编写，带有testbench</p>