基于cpld的pwm控制设计采用vhdl.verilog语言设计 基于cpld的pwm控制设计\r\n采用vhdl.verilog语言设计\r\n对大家比较有用... 📅 2013-08-20 👤 sk5201314 verilog cpld vhdl pwm
很好的几个FPGA工程设计实例,Verilog编写 很好的几个FPGA工程,对提高FPGA设计有一定的帮助(注:代码为Verilog编写)。... 📅 2013-08-21 👤 英雄 Verilog FPGA 工程 设计实例
通过VERILOG HDL语言使用CPLD连接PS2键盘 通过VERILOG HDL语言使用CPLD连接PS2键盘.... 📅 2013-08-21 👤 1583060504 VERILOG CPLD HDL PS2