基于System Verilog的验证平台建模技术
摘要:验证平台建模的困难在于如何减少设计与验证之间的时序竞争风险,实现验证平台的复用和验证过程中的自动监测。SystemVerilog突破了验证平台建模的传统局限,能够极大地提高芯片测试的效率,并降低设计风险。介绍了Sys-temVeril...
2023-09-03
4