The PW2228A is a high efficiency single inductor Buck-Boost converter which can supply theload current up to 1.5A. It provides auto-transition between Buck and Boost Mode. The PW2228Aoperates at 2.4MHz switching frequency in CCM. DC/DC converter operates at Pulse-Skipping Modeat light load. The output voltage is programmable using an external resistor divider, or is fixed to3.3V internally. The load is disconnected from the VIN during shutdown.The PW2228A is available in TDFN3X3-10 package.
标签： pw2228a
上传时间： 2022-02-11
上传用户：
The PW2162 is a fully integrated, high– efficiency 2A synchronous rectified step-down converter.The PW2162 operates at high efficiency over a wide output current load range. This device offerstwo operation modes, PWM control and PFM Mode switching control, which allows a high efficiencyover the wider range of the load. The PW2162 requires a minimum number of readily availablestandard external components and is available in an 6-pin SOT23 ROHS compliant package.
标签： pw2162
上传时间： 2022-02-11
上传用户：d1997wayne
The PW2053 is a high-efficiency monolithic synchronous buck regulator using a constantfrequency, current mode architecture. The device is available in an adjustable version. Supply currentwith no load is 40uA and drops to <1uA in shutdown. The 2.5V to 5.5V input voltage range makesthe PW2053 ideally suited for single Li-Ion battery powered applications. 100% duty cycle provideslow dropout operation, extending battery life in portable systems. PWM/PFM mode operationprovides very low output ripple voltage for noise sensitive applications. Switching frequency isinternally set at 1.2MHz, allowing the use of small surface mount inductors and capacitors. Lowoutput voltages are easily supported with the 0.6V feedback reference voltage
标签： pw2053
上传时间： 2022-02-14
上传用户：jason_vip1
在很多低功耗应用中都需将MCU 进入STOP MODE 以节省更多的功耗,但是在以前的架构中,如果要达到这种应用,只能在进入低功耗模式之前将串口的管脚设置成普通的GPIO 的中断模式,虽然也可以达到效果,但是这样会丢失第一个字节.所以我们现在可以使用新的LPUART,这样不仅可以把MCU 从STOP mode 下,还可以不丢失第一个数据,但是还是有一定限制和使用方法的.下面我们将详细介绍一下。
标签： mcu
上传时间： 2022-02-22
上传用户：1208020161
这是用C语言写的结合TC图形库写出来的贪吃蛇，大家可以从中学习学习~~~ 运行时别忘了修改初始化图形的地址：initgraph(&driver,&mode,address); 比如说我的 address=D:\Win-TC\projects， 因为要有EGAVGA.BGI图形文件支持才能正常运行
上传时间： 2013-06-10
上传用户：zgu489
本文以感应加热电源为研究对象，阐述了感应加热电源的基本原理及其发展趋势。对感应加热电源常用的两种拓扑结构--电流型逆变器和电压型逆变器做了比较分析，并分析了感应加热电源的各种调功方式。在对比几种功率调节方式的基础上，得出在整流侧调功有利于高频感应加热电源频率和功率的提高的结论，选择了不控整流加软斩波器调功的感应加热电源作为研究对象。针对传统硬斩波调功式感应加热电源功率损耗大的缺点，采用软斩波调功方式，设计了一种零电流开关准谐振变换器ZCS-QRCs(Zero-current-switching-Quasi-resonant)倍频式串联谐振高频感应加热电源。介绍了该软斩波调功器的组成结构及其工作原理，通过仿真和实验的方法研究了该软斩波器的性能，从而得出该软斩波器非常适合大功率高频感应加热电源应用场合的结论。同时设计了功率闭环控制系统和PI功率调节器，将感应加热电源的功率控制问题转化为Buck斩波器的电压控制问题。 针对目前IGBT器件频率较低的实际情况，本文提出了一种新的逆变拓扑-通过IGBT的并联来实现倍频，从而在保证感应加热电源大功率的前提下提高了其工作频率，并在分析其工作原理的基础上进行了仿真，验证了理论分析的正确性，达到了预期的效果。另外，本文还设计了数字锁相环(DPLL)，使逆变器始终保持在功率因数近似为1的状态下工作，实现电源的高效运行。最后，分析并设计了IGBT的缓冲吸收电路。 本文第五章设计了一台150kHz、10KW的倍频式感应加热电源实验样机，其中斩波器频率为20kHz，逆变器工作频率为150kHz(每个IGBT工作频率为75kHz)，控制核心采用TI公司的TMS320F2812DSP控制芯片，简化了系统结构。实验结果表明，该倍频式感应加热电源实现了斩波器和逆变器功率器件的软开关，有效的减小了开关损耗，并实现了数字化，提高了整机效率。文章给出了整机的结构设计，直流斩波部分控制框图，逆变控制框图，驱动电路的设计和保护电路的设计。同时，给出了关键电路的仿真和实验波形。 实验证明，以上分析和电路设计都是行之有效的，在实验中取得很好的效果。
上传时间： 2013-05-20
上传用户：lyy1234
The OCP3601 is a boost topology switching regulator control IC for battery-used applications fiel
标签： Controller Step-Up 3601 DCDC
上传时间： 2013-06-11
上传用户：2780285129
The MP1582 is a high frequency step-down switching regulator with integrated internalhigh-sid
标签： Converter Step-Down 15822A 15822
上传时间： 2013-06-13
上传用户：skfreeman
AX3121 consists of step-down switching regulator with synchronous PWMconverter. These devise inc
标签： Synchronous Converter 3121 buck
上传时间： 2013-07-19
上传用户：zhuyibin
近年来提出的光突发交换OBS(Optical．Burst Switching)技术，结合了光路交换(OCS)与光分组交换(OPS)的优点，有效支持高突发、高速率的多种业务，成为目前研究的热点和前沿。 本论文围绕国家“863”计划资助课题“光突发交换关键技术和试验系统”，主要涉及两个方面：LOBS边缘节点核心板和光板FPGA的实现方案，重点关注于边缘节点核心板突发包组装算法。 本文第一章首先介绍LOBS网络的背景、架构，分析了LOBS网络的关键技术，然后介绍了本论文后续章节研究的主要内容。 第二章介绍了LOBS边缘节点的总体结构，主要由核心板和光板组成。核心板包括千兆以太网物理层接入芯片，突发包组装FPGA，突发包调度FPGA，SDRAM以及背板驱动芯片($2064)等硬件模块。光板包括$2064，发射FPGA，接收FPGA，光发射机，光接收机，CDR等硬件模块。论文对这些软硬件资源进行了详细介绍，重点关注于各FPGA与其余硬件资源的接口。 第三章阐明了LOBS边缘节点FPGA的具体实现方法，分为核心板突发包组装FPGA和光板FPGA两部分。核心板FPGA对数据和描述信息分别存储，仅对描述信息进行处理，提高了组装效率。在维护突发包信息时，实时查询和更新FEC配置表，保证了对FEE状态表维护的灵活性。在读写SDRAM时都采用整页突发读写模式，对MAC帧整帧一次性写入，读取时采用超前预读模式，对SDRAM内存的使用采取即时申请方式，十分灵活高效。光板FPGA分为发射和接收两个方向，主要是将进入FPGA的数据进行同步后按照指定的格式发送。 第四章总结了论文的主要内容，并对LOBS技术进行展望。本论文组帧算法采用动态组装参数表的方法，可以充分支持各种扩展，包括自适应动态组装算法。
上传时间： 2013-05-26
上传用户：AbuGe
