源码文件
`timescale 1ns/1ps module test_dct_idct; parameter CLK_PERIOD = 10; wire[7:0] idct_2d; reg CLK,RST; reg[7:0] xin; dc…
Sun+Xin 源代码
汇集 Sun+Xin 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 11 / 50 页
源码文件
`timescale 1ns/1ps module test_dct_idct; parameter CLK_PERIOD = 10; wire[7:0] idct_2d; reg CLK,RST; reg[7:0] xin; dc…
源码文件
`timescale 1ns/1ps module test_dct_idct; parameter CLK_PERIOD = 10; wire[7:0] idct_2d; reg CLK,RST; reg[7:0] xin; dc…
源码文件
`timescale 1ns/1ps module test_dct; parameter CLK_PERIOD = 10; wire[7:0] dct_2d; reg CLK,RST; reg[7:0] xin; dct test(.CLK(CLK)…
源码文件
`timescale 1ns/1ps module test_dct_idct; parameter CLK_PERIOD = 10; wire[7:0] idct_2d; reg CLK,RST; reg[7:0] xin; dc…
源码文件
`timescale 1ns/1ps module test_dct_idct; parameter CLK_PERIOD = 10; wire[7:0] idct_2d; reg CLK,RST; reg[7:0] xin; dc…
源码文件
module MixColumn(data_in, data_out); parameter AES_length = 128; input [AES_length-1:0] data_in; output [AES_length-1:0] data…
源码文件
D/sun////
源码文件
D/sun////
源码文件
D/sun////