Static+PLL 技术资料

pll算法是来自经典的DSP的C程序和汇编程序库

PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形

TI DM648 PLL配置源代码,可以下接下到板子上,非常不错

《锁相环(PLL)电路设计与应用》内容丰富、实用性强，便于读者自学与阅读理解，可供电子、通信等领域技术人员以及大学相关专业的本科生、研究生参考，也可供广大的电子爱好者学习参考。

delphi实现加密算法 CRC32-Dym.................CRC32算法动态码表实现 \CRC32-Static..............CRC32算法静态码表实现 \MD5.......................MD5算法示例 \…

该程序包含一般数字PLL仿真maltab程序和数字COSTAS环程序

TI推出的CDC706是目前市场上体积最小且功能强大的PLL合成器/乘法器/除法器之一。尽管其物理外形非常小巧，但却极为灵活。该器件能够在特定输入频率下生成几乎独立的输出频率。

Abstract: The MAX3670 low-jitter clock generator is a monolithic phase-locked loop (PLL) that uses a

这个是讲pll的具体用法的,一般在fpga设计中都会用到 他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多

关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.