源码文件
SDRAM的vegilog代码，做一个SDRAM的封装成为SRAM一样进行操作。一个顶层文件下由三个模块
Sdram 热门资料
同步动态随机存取内存（synchronousdynamicrandom-accessmemory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一…
收录资源 412 份
全站深度检索
共匹配 412 份工程资源
· 第 19 / 42 页
源码文件
基于FPGA的SDRAM控制器Verilog代码，开发环境为Quartus6.1，控制SDRAM实现对同一片地址先写后读。
压缩工程
sdram 的详细资料，好好保留，公司内部所有，不得用于商业。
电路图纸
SDRAM控制核，已经经过测试，完全可以稍加修改后应用
源码文件
SDRAM控制IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。
电路图纸
SDRAM基础性控制核 很有用的 VHDL状态机实现
电路图纸
基于FPGA的SDRAM控制器的设计和实现,还比较好勒.
电路图纸
星光AT91RM9200开发板的原理图,板有SDRAM，NOR FLASH ,NAND FLASH, CF卡插槽，SD卡插槽。以太网口，jtag，等等，可以参考。
源码文件
在ccs中调试DSP外部存储sdram的反色代码，主要是通过dsp/bios中的HST管道实现的。其中选用的是DM642芯片及MT48LC16M16A2的sdram，且sdram的相关时序参数已配置好。
电路图纸
sdram 控制器的verilog 实现，包括用户逻辑和控制器的设计