SV
SystemVerilog（SV）是一种强大的硬件描述与验证语言，广泛应用于数字电路设计、仿真及验证。它不仅继承了Verilog的高效性，还引入了面向对象编程特性，极大提升了复杂系统的设计效率与可测试性。无论是初学者还是资深工程师，都能从SV中找到提升技能的新途径。本页面汇集了26个精选SV资源，涵...
资源总数
14
SV 热门资料
查看全部 14 份 →WPAN国际标准IEEE802.15发布的信道模型的MATLAB源码。包括几种室内和室外模型。都是基于改进的SV模型。应用在短距离超宽带UWB无线通信中。
WPAN国际标准IEEE802.15发布的信道模型的MATLAB源码。包括几种室内和室外模型。都是基于改进的SV模型。应用在短距离超宽带UWB无线通信中。
2013-12-23
67
结合稀疏贝叶斯学习方法和支持向量跟踪(SV T) 原理, 提出了相关向量跟踪(RV T)。由于跟踪系统事先学习到了目标 的“知识”, 故匹配发生在候选图像块与先验知识之间, 而不必考虑模板更新。相关
结合稀疏贝叶斯学习方法和支持向量跟踪(SV T) 原理, 提出了相关向量跟踪(RV T)。由于跟踪系统事先学习到了目标 的“知识”, 故匹配发生在候选图像块与先验知识之间, 而不必考虑模板更新。相关向量有比支持向量更稀疏的性能, 所以相关...
2016-09-30
76