使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。
使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。...
使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。...
MSP430寄存器中文注释---P3/4口 (无中断功能)...
ATMEGA128 对 SJA1000 寄存器读写...
vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移...
Sparc V8体系结构手册 sparc是一种处理器体系结构 其中描述了sparc特有的寄存器窗口 内存模式等...
5位的操作数X和Y输入后暂存在寄存器A和B中,两位的操作控制码control暂存在寄存器C中,按照control码的不同,分布实现下列操作: 00控制X+Y 01控制X-Y 10控制X and ...
5位的操作数X和Y输入后暂存在寄存器A和B中,两位的操作控制码control暂存在寄存器C中,按照control码的不同,分布实现下列操作: 00控制X+Y 01控制X-Y 10控制X and ...
vhdl编程 实现移位寄存器 左移动和右移动...
vhdl编程 实现移位寄存器。左移和右移...
vhdl编程 实现移位寄存器。左移和右移...