同步动态随机存取内存（synchronousdynamicrandom-accessmemory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronousDRAM)相比，可以有一个更复杂的操作模式。
This tutorial explains how the SDRAM chip on ltera’s DE2 Development and Education board can be used with a Nios II system implemented by using the Al...
📅 2017-06-15
👤 hanli8870
三星SDRAM的verilog模型的完整源码...
📅 2013-12-30
👤 wangdean1101
HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline.
HSSDRC IP core and IP core ...
📅 2017-06-25
👤 皇族传媒
sdram的控制程序，程序分为控制端口模块、时钟模块、数据传输模块及刷新等模块...
📅 2013-12-29
👤 aig85
SDRAM IPCore控制程序源代码。
请问有无usb原码...
📅 2014-01-25
👤 ukuk
